ESD基本功能
ESD意思是“靜電放電”，ESD電路用于芯片在受到靜電放電時保護芯片不受物理損傷。ESD能力在芯片端和應用端的概念是不一樣的，可以理解為芯片ESD和系統ESD，這是兩個完全不一樣的東西。
芯片ESD是指芯片在不帶電時對芯片進行的ESD測試，芯片周圍不接任何東西，測試的是芯片的泄放靜電能力。
系統ESD是指整個系統（或者說模組）在帶電時對系統進行的ESD抗干擾測試，芯片周圍接了各種各樣的器件，包括電阻，電容，電感，磁珠以及別的芯片，測試的是整個模組系統的抗干擾能力，通常分為接觸放電和空氣放電，接觸放電一般高到8kV~10kV，空氣放電一般高到15kV。
雖然都叫ESD能力，但完全是兩個不一樣的概念，包括測試方法，測試設備，測試目的，如何提升ESD能力的方法都不一樣，很多人將這兩個概念混淆。這里不對兩個概念做深入展開，下面提到的ESD都是指芯片ESD能力。
ESD（靜電放電）主要分為以下幾種類型：
1）人體放電模型（Human Body Model，HBM）：這是指人體在活動過程中積累靜電，然后通過接觸芯片放電。
2）機器放電模型（Machine Model，MM）：由機器（例如自動化設備）產生的靜電通哥接觸芯片放電。
3）充電器件模型（Charged Device Model，CDM）：指帶靜電的芯片在接觸其他導體時發生的放電。
好的ESD電路需要有如下特征
-
正常上電不觸發
芯片正常上電時不能觸發ESD放電電路，因為ESD保護電路開啟時，阻抗非常小，電流將會很大，所以正常上電時不能觸發ESD電路。 -
發生靜電事件時開啟
當ESD靜電注入時芯片時需要開啟ESD 保護電路，并且要將電壓始終鉗位在擊穿電壓以下，防止芯片被靜電產生的高壓損壞。 - 性能指標
ESD放電模型
ESD 的等效模型以及放電如上圖所示，在ESD 放電時電流可達幾個安培甚至更高，所以ESD的放電路徑要做得非常強壯，阻抗要做得非常小，所以你可以看到芯片的ESD環走線通常都很粗，VIA也打得很滿，有時也看到ESD環用很厚的Top Metal來走線，目的就是降低ESD環路阻抗。
ESD 保護策略
上面提到發生ESD事件時，電流很大，如果沒有設計好ESD保護電路，那電壓可以上升到很高，從而損壞芯片；我們通常用以下幾種電路來保護芯片。
1）Diode+ Rail Clamp保護策略
使用Diode + Rail Clamp的保護方式在模擬芯片或模擬IO中使用比較多，因為Diode面積小，寄生電容小，對模擬IO友好，缺點是到地通路沒有正向放電能力。
2）GGNMOS+ 寄生diode +Rail Clamp保護策略
使用GGNMOS + 寄生diode+ Rail Clamp的保護方式在MCU芯片或GPIO中使用最多，因為GPIO本身自帶大的輸出管，可以既當輸出管使用，又當ESD放電管使用。
GGNMOS可以作為放電通路，寄生Diode+Rail Clamp也可以作為放電通路，在GGNMOS開啟之前，電荷可以從寄生Diode+Rail Clamp通路走，電壓上升后開啟GGNMOS，電荷可以從兩條通路走，從而增強泄放能力。缺點是寄生電容大，高溫下漏電大，對模擬電路不友好。
3）Clamp電路
通常電源VDD pad以及地VSS Pad可以做成Clamp電路，簡單Clamp電路的示意圖如下所示
Clamp的設計主要是RC的參數以及功率管的大小，根據ESD要求來決定功率管的大小以及在芯片中放Clamp個數的密度。
來源：知乎：恩澤
